

日 本 国 特 許 庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日            2 0 0 1 年   9 月 2 8 日  
Date of Application:


出 願 番 号            特 願 2 0 0 1 - 3 0 4 7 4 5  
Application Number:  
[ST. 10/C]:            [ J P 2 0 0 1 - 3 0 4 7 4 5 ]

出      願      人            株式会社東芝  
Applicant(s):

2 0 0 4 年   3 月   9 日

特許庁長官  
Commissioner,  
Japan Patent Office

今 井 康 夫





【書類名】 特許願

【整理番号】 A000103682

【提出日】 平成13年 9月28日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 23/00

【発明の名称】 半導体装置及び半導体装置の製造方法

【請求項の数】 12

【発明者】

    【住所又は居所】 神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝マ  
                        イクロエレクトロニクスセンター内

    【氏名】 芳村 淳

【特許出願人】

    【識別番号】 000003078

    【氏名又は名称】 株式会社 東芝

【代理人】

    【識別番号】 100058479

    【弁理士】

    【氏名又は名称】 鈴江 武彦

    【電話番号】 03-3502-3181

【選任した代理人】

    【識別番号】 100084618

    【弁理士】

    【氏名又は名称】 村松 貞男

【選任した代理人】

    【識別番号】 100068814

    【弁理士】

    【氏名又は名称】 坪井 淳



## 【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

## 【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

## 【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

## 【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

## 【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

## 【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 半導体装置及び半導体装置の製造方法

【特許請求の範囲】

【請求項 1】

集積回路チップと、該集積回路チップの端子に接続された第 1 の接続端子とを有する第 1 の基板を用意する工程と、

前記第 1 の接続端子に接続される第 2 の接続端子を有する第 2 の基板を用意する工程と、

前記第 1 の基板及び第 2 の基板の少なくとも一方の基板の対向面上に設けられた金属接着材を、前記第 1 の基板及び第 2 の基板上でそれぞれ前記第 1 の接続端子、第 2 の接続端子から離間して形成された第 1 の接続部分と第 2 の接続部分間に介在させながら前記第 1 の基板と第 2 の基板とを熱圧着することにより、前記第 1 の基板と第 2 の基板とを積層する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項 2】

前記積層された第 1 及び第 2 の基板からなる単位基板を複数積層する工程をさらに備えた

ことを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 3】

前記単位基板を複数積層する工程は、積層方向で互いに隣接する単位基板どうしをシート状の接着材を介して接着するものである

ことを特徴とする請求項 2 に記載の半導体装置の製造方法。

【請求項 4】

前記第 1 の接続部分は面方向で隣接する前記第 1 の接続端子間に配置された第 1 のダミー端子であり、前記第 2 の接続部分は面方向で隣接する前記第 2 の接続端子間に配置された第 2 のダミー端子である

ことを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 5】

前記第 1 の接続部分は前記第 1 の基板の対向面上に設けられた第 1 のダミーパ

ッドであり、前記第2の接続部分は前記第2の基板の対向面上に設けられた第2のダミーパッドである

ことを特徴とする請求項1に記載の半導体装置の製造方法。

**【請求項6】**

前記第1の接続部分は、前記第1の基板の対向面上に設けられ前記第1の基板と第2の基板との位置合わせに用いられる第1のアライメントマークであり、前記第2の接続部分は、前記第2の基板の対向面上に設けられ前記第1の基板と第2の基板との位置合わせに用いられる第2のアライメントマークである

ことを特徴とする請求項1に記載の半導体装置の製造方法。

**【請求項7】**

集積回路チップと、該集積回路チップの端子に接続された第1の接続端子とを有する第1の基板と、

前記第1の基板が積層され、前記第1の接続端子に接続された第2の接続端子を有する第2の基板と、

前記第1の基板と第2の基板との間に前記第1の接続端子及び第2の接続端子から離間して設けられ、前記第1の基板と第2の基板とを接着する金属接着材と

を備えたことを特徴とする半導体装置。

**【請求項8】**

前記接着された第1及び第2の基板からなる単位基板が複数積層された

ことを特徴とする請求項7に記載の半導体装置。

**【請求項9】**

積層方向で互いに隣接する前記単位基板間に介在し、該単位基板どうしを接着するシート状の接着材をさらに備えた

ことを特徴とする請求項8に記載の半導体装置。

**【請求項10】**

前記第1の基板は前記第1の接続端子から離間した第1の接続部分を有し、前記第2の基板は前記第2の接続端子から離間した第2の接続部分を有し、

前記金属接着材は、前記第1の接続部分と第2の接続部分との間に設けられて



いる

ことを特徴とする請求項 7 乃至 9 のいずれかに記載の半導体装置。

【請求項 11】

集積回路チップと該集積回路チップの端子に接続された第 1 の接続端子とを有する第 1 の基板と、前記第 1 の接続端子に接続された第 2 の接続端子を有する第 2 の基板とが積層された単位基板を複数用意する工程と、

積層方向で互いに隣接する前記単位基板どうしをシート状の接着材を介して接着することにより、前記複数の単位基板を積層する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項 12】

集積回路チップと該集積回路チップの端子に接続された第 1 の接続端子とを有する第 1 の基板と、前記第 1 の接続端子に接続された第 2 の接続端子を有する第 2 の基板とが積層された単位基板と、

積層方向で互いに隣接する複数の前記単位基板どうしを接着するシート状の接着材と、

を備えたことを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、半導体装置及び半導体装置の製造方法、特に集積回路チップを有する基板を積層する技術に関する。

【0002】

【従来の技術】

近年、複数の集積回路チップ（LSI チップ）を積層した積層型の半導体装置が提案されている。

【0003】

図 10 は、このような積層型の半導体装置を作製する方法の一例を示した図である。この方法は、LSI チップが搭載された基板（以下、チップ搭載基板と言う）10 どうしを、チップが搭載されていない基板（以下、チップ無し基板と言

う) 20 を介して接続するものである。なお、通常はチップ搭載基板 10 及びチップ無し基板 20 がさらに積層されるが、ここでは説明を簡単化するために、2 層のチップ搭載基板 10 と 1 層のチップ無し基板 20 を積層した部分のみを描いている。

#### 【0004】

チップ搭載基板 10 の基板本体 11 には L S I チップ 12 が搭載されており、L S I チップ 12 の外部端子 (図示せず) が異方性導電材 14 を介して基板本体 11 に設けられた配線 (図示せず) に接続されている。この配線は基板本体 11 に設けられたランド 16 に繋がっており、ランド 16 は基板本体 11 を貫通するスループラグ (ビアプラグ) 17 に接続されている。

#### 【0005】

チップ無し基板 20 は、多数のチップ搭載基板 10 を搭載するものであり、各チップ搭載基板 10 の L S I チップ 12 が搭載されている領域に対応して開口 (デバイスホール 22) が形成されている。また、チップ無し基板 20 の基板本体 21 には、ランド 23 及び基板本体 21 を貫通するスループラグ (ビアプラグ) 24 が設けられている。

#### 【0006】

チップ搭載基板 10 とチップ無し基板 20 とを積層する際には、チップ無し基板 20 の表面及び裏面に塗布された樹脂系の接着材 29 を介して、チップ搭載基板 10 とチップ無し基板 20 とが接着される。

#### 【0007】

このように、上述した従来の半導体装置では、樹脂系の接着材 29 によってチップ搭載基板 10 とチップ無し基板 20 とを接着していたが、樹脂系の接着材 29 は接着力があまり強くないため、十分な接着強度を得るためには接着面積を広くしなければならなかった。そのため、チップ搭載基板 10 の 1 枚あたりの面積も必然的に大きくなり、1 枚のチップ無し基板 20 に搭載できるチップ搭載基板 10 の枚数を多くできないという問題があった。

#### 【0008】

また、樹脂系の接着材 29 は、デバイスホール 22 を形成した後に塗布すると

接着材 29 によってデバイスホール 22 が埋められる等の問題があるため、通常はデバイスホール 22 を形成する前にチップ無し基板 20 の基板本体 21 の両面に塗布される。しかしながら、接着材 29 を基板本体 21 の両面に塗布するために生産効率が悪いといった問題や、デバイスホール 22 の加工の際に接着材 29 によるバリ等が生じて信頼性が悪化するといった問題があった。

#### 【0009】

##### 【発明が解決しようとする課題】

以上述べたように、従来は接着力があまり高くない樹脂系の接着材によってチップ搭載基板とチップ無し基板とを接着するため、チップ搭載基板の小型化が難しく、チップ無し基板に搭載可能なチップ搭載基板の数を多くできないという問題があった。また、従来はデバイスホール形成前にチップ無し基板の両面に接着材を塗布するため、生産効率や信頼性が悪化するといった問題があった。

#### 【0010】

本発明は、上述した従来の課題を解決することが可能な半導体装置及び半導体装置の製造方法を提供することを目的としている。

#### 【0011】

##### 【課題を解決するための手段】

本発明に係る半導体装置の製造方法は、集積回路チップと、該集積回路チップの端子に接続された第 1 の接続端子とを有する第 1 の基板を用意する工程と、前記第 1 の接続端子に接続される第 2 の接続端子を有する第 2 の基板を用意する工程と、前記第 1 の基板及び第 2 の基板の少なくとも一方の基板の対向面上に設けられた金属接着材を、前記第 1 の基板及び第 2 の基板上でそれぞれ前記第 1 の接続端子、第 2 の接続端子から離間して形成された第 1 の接続部分と第 2 の接続部分間に介在させながら前記第 1 の基板と第 2 の基板とを熱圧着することにより、前記第 1 の基板と第 2 の基板とを積層する工程と、を備えたことを特徴とする。

#### 【0012】

本発明に係る半導体装置は、集積回路チップと、該集積回路チップの端子に接続された第 1 の接続端子とを有する第 1 の基板と、前記第 1 の基板が積層され、前記第 1 の接続端子に接続された第 2 の接続端子を有する第 2 の基板と、前記第



1の基板と第2の基板との間に前記第1の接続端子及び第2の接続端子から離間して設けられ、前記第1の基板と第2の基板とを接着する金属接着材と、を備えたことを特徴とする。

#### 【0013】

また、本発明に係る半導体装置の製造方法は、集積回路チップと該集積回路チップの端子に接続された第1の接続端子とを有する第1の基板と、前記第1の接続端子に接続された第2の接続端子を有する第2の基板とが積層された単位基板を複数用意する工程と、積層方向で互いに隣接する前記単位基板どうしをシート状の接着材を介して接着することにより、前記複数の単位基板を積層する工程と、を備えたことを特徴とする。

#### 【0014】

また、本発明に係る半導体装置は、集積回路チップと該集積回路チップの端子に接続された第1の接続端子とを有する第1の基板と、前記第1の接続端子に接続された第2の接続端子を有する第2の基板とが積層された単位基板と、積層方向で互いに隣接する複数の前記単位基板どうしを接着するシート状の接着材と、を備えたことを特徴とする。

#### 【0015】

#### 【発明の実施の形態】

以下、図1～図6を参照して、本発明の実施形態に係る積層型の半導体装置の製造方法について説明する。

#### 【0016】

図1(a)はチップ搭載基板10の平面構成を模式的に示した図、図1(b)は図1(a)のB-Bに沿った断面構成を模式的に示した図である。

#### 【0017】

チップ搭載基板10の基板本体11には異方性導電材14を介してLSIチップ12が搭載されており、LSIチップ12の外部端子13が異方性導電材14を介して基板本体11に設けられた配線15に接続されている。この配線15は基板本体11上に設けられたランド16に繋がっており、ランド16は基板本体11を貫通するスループラグ(ビアプラグ)17に接続されている。配線15、

ランド 16 及びスループラグ 17 には、例えば銅等の低抵抗の金属材料が用いられる。ランド 16 (スループラグ 17) のピッチは例えば 0.45 mm、ランド 16 の直径は例えば 0.35 mm とする。

#### 【0018】

ランド 16 及びスループラグ 17 からなる接続端子間の所定部分には、ランド 16 及びスループラグ 17 から離間した、言い換えると LSI チップ 12 の外部端子 13 に接続されないダミー端子として、ダミーのランド 16a 及びダミーのスループラグ 17a が形成されている。これらのダミーランド 16a 及びダミースループラグ 17a は、LSI チップ 12 の外部端子 13 に接続された本来のランド 16 及びスループラグ 17 と、同一材料を用いて同時に形成することが可能である。

#### 【0019】

ダミーランド 16a 上には、半田、スズ、Sn-Bi 合金等の低融点の金属材料からなる金属接着材 30 が形成されている。この金属接着材 30 は、チップ搭載基板 10 を後述するチップ無し基板 20 に接着する (金属接着材 30 を熔融状態にして熱圧着する) ためのものである。金属接着材 30 の直径は例えば 0.2 mm、厚さは例えば 0.75 mm 以下とする。通常は、本来のランド 16 上にも同様に金属接着材が形成されているが、後述する工程においてランド 16 上の金属接着材は加熱熔融されない。

#### 【0020】

なお、金属接着材 30 は、LSI チップ 12 を搭載した後に形成しても搭載する前に形成してもよい。また、ダミーランド 16a と隣接するランド 16 との距離は、熱圧着の際に熔融した金属接着材 30 によってダミーランド 16a と隣接するランド 16 とがショートしないようにするため、ランド 16 どうしの距離 (ピッチ) よりも大きくなるようにすることが好ましい。

#### 【0021】

図 2 (a) はチップ無し基板 20 の平面構成を模式的に示した図、図 2 (b) は図 2 (a) の B-B に沿った断面構成を模式的に示した図である。

#### 【0022】

チップ無し基板 20 は、図 1 に示したチップ搭載基板 10 を多数搭載するものであり、各チップ搭載基板 10 の L S I チップ 12 が搭載されている領域に対応して開口（デバイスホール 22）が形成されている。また、チップ無し基板 20 の基板本体 21 上にはランド 23 が形成され、ランド 23 は基板本体 21 を貫通するスループラグ（ビアプラグ） 24 に接続されている。ランド 23 及びスループラグ 24 には、例えば銅等の低抵抗の金属材料が用いられる。各ランド 23 及びスループラグ 24 は、チップ搭載基板 10 に設けられた各ランド 16 及びスループラグ 17 に対応した位置に配置されている。

#### 【0023】

ランド 23 及びスループラグ 24 からなる接続端子間の所定部分には、ランド 23 及びスループラグ 24 から離間して、ダミー端子としてダミーランド 23 a 及びダミースループラグ 24 a が形成されている。これらのダミーランド 23 a 及びダミースループラグ 24 a は、本来のランド 23 及びスループラグ 24 と同一材料を用いて同時に形成することが可能である。各ダミーランド 23 a 及びダミースループラグ 24 a は、チップ搭載基板 10 に設けられた各ダミーランド 16 a 及びダミースループラグ 17 a に対応した位置に配置されている。

#### 【0024】

次に、図 3 に示すように、以上のようにして用意されたチップ搭載基板 10 とチップ無し基板 20 とを積層する。積層に際しては、両基板の位置合わせを行った後、加熱可能な圧着治具を用いて、両基板を密着させて押圧した状態で、ダミーランド及びダミースループラグが存在する領域の金属接着材 30 のみを選択的に加熱する。このときの熱圧着条件は、例えば温度 95℃、圧力 0.5 MPa とする。その結果、金属接着材 30 は熔融し、加熱終了後にダミーランド 16 a とダミースループラグ 24 a とは金属接着材 30 によって強固に接着される。このとき、必要に応じて加熱とともに超音波を併用すると、接続に要する時間を短縮（例えば 2/3 程度の時間）することが可能である。ダミーランド及びダミースループラグ以外の本来のランド及びスループラグが形成されている部分では、金属接着材は加熱熔融されず、固体状態に維持された金属接着材を介してランド及びスループラグが電氣的に接続される。

## 【0025】

なお、本例では金属接着材 30 をチップ搭載基板 10 のダミーランド 16 a 上に形成するようにしたが、チップ無し基板 20 のダミースループラグ 24 a 上に金属接着材 30 を形成するようにしてもよい。また、チップ搭載基板 10 のダミーランド 16 a とダミースループラグ 17 a とを上下方向で逆に配置するとともに、チップ無し基板 20 のダミーランド 23 a とダミースループラグ 24 a とを上下方向で逆に配置し、ダミースループラグ 17 a とダミーランド 23 a とを金属接着材 30 を介して接続するようにしてもよい（図 3 の上側から下側に向かって、16 a / 17 a / 30 / 23 a / 24 a という接続関係になる）。この場合も、金属接着材 30 は、チップ搭載基板 10 のダミースループラグ 17 a 上に形成してもよいし、チップ無し基板 20 のダミーランド 23 a 上に形成してもよい。さらに、金属接着材 30 は、ダミーランド上及びダミースループラグ上の両方に形成してもよい。

## 【0026】

図 7 は、本実施形態の方法に基づいて得られた接着強度を従来技術（図 10 に示した方法）と対比して示した図である。横軸は接着部分の面積、縦軸は接着強度である。この図から明らかなように、本実施形態では、従来技術に比べて、極めて小さい接着面積で必要な接着強度（OK 領域として示した約 80 g 以上の接着強度）を得ることができる。

## 【0027】

以上のように、本実施形態では、接着力の強い金属接着材を用いて熱圧着によってダミーランドとダミースループラグとが接着されるため、接着面積を狭くしても十分な接着強度を得ることができる。したがって、チップ搭載基板の 1 枚あたりの面積を小さくすることができ、1 枚のチップ無し基板に搭載できるチップ搭載基板の枚数を増大させることができる。また、ダミーランド及びダミースループラグは、本来のランド及びスループラグが配設されている領域間に、本来のランド及びスループラグと同一材料を用いて同時に形成することが可能であるため、位置的にも製造工程的にも効率的に形成することが可能である。

## 【0028】

次に、図4に示すように、チップ搭載基板10及びチップ無し基板20が接着された単位基板を複数積層するために、単位基板間にシート状の接着材40を配置する。最上層及び最下層には、デバイスホールが形成されていないチップ無し基板20a及び20bを配置する。シート状の接着材40には、樹脂系の接着材（例えばエポキシ樹脂系の接着材）を用いることができる。なお、チップ無し基板20a及び20bのいずれか一方のみにスループラグ及びランドが形成されていてもよく、チップ無し基板20a及び20bはそれぞれ複数枚積層されてもよい。

#### 【0029】

図4に示すような配置を行った後、積層方向に加圧をすることで、各基板を接着材40を介して接着させる。シート状の接着材40は柔らかいため、ダミースループラグ17aとダミーランド23aとは接着材40を貫通して接続される。ダミーランド及びダミースループラグ以外の本来のランド及びスループラグも、同様に接着材40を貫通して接続される。

#### 【0030】

このように、本実施形態では、シート状の接着材を介して単位基板どうしを接着するため、従来のようにデバイスホール形成前にチップ無し基板の両面に接着材を塗布する必要がなく、積層型の半導体装置の生産効率や信頼性を向上させることができる。

#### 【0031】

複数の単位基板を積層した後、図5に示すように、分離線50に沿って積層基板を切断し、チップ12が搭載されている領域毎に積層基板を分離することで、図6に示すように、複数のチップ搭載基板10及びチップ無し基板20が積層された積層型の半導体装置が得られる。

#### 【0032】

なお、上述した実施形態では、金属接着材をダミーランド／ダミースループラグが形成されている部分に設けるようにしたが、以下の変形例に示すように、他の部分に設けることも可能である。

#### 【0033】

図8は、第1の変形例を示したものであり、図8(a)はチップ搭載基板10の平面構成を、図8(b)はチップ無し基板20の平面構成を、図8(c)は両基板を接着させたときの接着領域近傍の断面構成を示した図である。基本的な構成及び接着方法等は、すでに説明した実施形態と同様であり、それらの説明は省略する。

#### 【0034】

本変形例では、チップ搭載基板10上にダミーパッド61を、チップ無し基板20上にダミーパッド71を設け、ダミーパッド61及び71の少なくとも一方のパッド上に形成された金属接着材31を介して、チップ搭載基板10とチップ無し基板20とを接着する。ダミーパッド61及び71には、例えば銅等の金属材料が用いることができる。

#### 【0035】

本変形例においても上述した実施形態と同様の基本的な効果が得られる他、任意の場所に任意の形状でダミーパッドを配置することができたため、設計の自由度を向上させることができる。

#### 【0036】

図9は、第2の変形例を示したものであり、図9(a)はチップ搭載基板10の平面構成を、図9(b)はチップ無し基板20の平面構成を、図9(c)は両基板を接着させたときの接着領域近傍の断面構成を示した図である。基本的な構成及び接着方法等は、すでに説明した実施形態と同様であり、それらの説明は省略する。

#### 【0037】

本変形例では、チップ搭載基板10とチップ無し基板20とを積層する際の位置合わせに用いるアライメントマーク62及び72（金属材料からなる）を利用して、少なくとも一方のアライメントマーク上に金属接着材32を形成し、該金属接着材32を介してチップ搭載基板10とチップ無し基板20とを接着する。

#### 【0038】

本変形例においても上述した実施形態と同様の基本的な効果が得られる他、アライメントマークを利用するため、ダミーの端子やパッドを別途設ける必要がな

く、基板の小型化や工程の短縮化をよりはかることができる。

#### 【0039】

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。

#### 【0040】

##### 【発明の効果】

本発明によれば、接着力の強い金属接着材によってチップ搭載基板とチップ無し基板とを接着することで、接着面積を狭くしても十分な接着強度を得ることができる。そのため、チップ搭載基板の小型化をはかることができ、チップ無し基板に搭載するチップ搭載基板の数を大幅に増大させることが可能となる。

#### 【0041】

また、本発明によれば、チップ搭載基板及びチップ無し基板からなる単位基板どうしをシート状の接着材を介して接着することで、従来よりも積層基板の生産効率や信頼性を向上させることが可能となる。

##### 【図面の簡単な説明】

#### 【図1】

本発明の実施形態に係る半導体装置の製造工程の一部を示した図。

#### 【図2】

本発明の実施形態に係る半導体装置の製造工程の一部を示した図。

#### 【図3】

本発明の実施形態に係る半導体装置の製造工程の一部を示した図。

#### 【図4】

本発明の実施形態に係る半導体装置の製造工程の一部を示した図。

#### 【図5】

本発明の実施形態に係る半導体装置の製造工程の一部を示した図。

**【図 6】**

本発明の実施形態に係る半導体装置の製造工程の一部を示した図。

**【図 7】**

本発明の実施形態の方法に基づいて得られた接着強度を従来技術と対比して示した図。

**【図 8】**

本発明の実施形態の第 1 の変形例を示した図。

**【図 9】**

本発明の実施形態の第 2 の変形例を示した図。

**【図 1 0】**

従来技術に係る半導体装置について示した図。

**【符号の説明】**

- 1 0…チップ搭載基板
- 1 1…チップ搭載基板の基板本体
- 1 2…L S I チップ
- 1 3…L S I チップの外部端子
- 1 4…異方性導電材
- 1 5…配線
- 1 6、2 3…ランド
- 1 6 a、2 3 a…ダミーランド
- 1 7、2 4…スループラグ
- 1 7 a、2 4 a…ダミースループラグ
- 2 0…チップ無し基板
- 2 1…チップ無し基板の基板本体
- 2 2…デバイスホール
- 3 0、3 1、3 2…金属接着材
- 4 0…シート状の接着材
- 5 0…分離線
- 6 1、7 1…ダミーパッド




6 2、7 2…アライメントマーク


【書類名】

図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】




【図 8】






【図 9】



【図 10】



【書類名】 要約書

【要約】

【課題】 チップ搭載基板を小型化することが可能な半導体装置の製造方法を提供する。

【解決手段】 集積回路チップ 12 と、該集積回路チップの端子に接続された第 1 の接続端子とを有する第 1 の基板 10 を用意する工程と、第 1 の接続端子に接続される第 2 の接続端子を有する第 2 の基板 20 を用意する工程と、第 1 の基板及び第 2 の基板の少なくとも一方の基板の対向面上に設けられた金属接着材を、第 1 の基板及び第 2 の基板上でそれぞれ第 1 の接続端子、第 2 の接続端子から離間して形成された第 1 の接続部分と第 2 の接続部分間に介在させながら第 1 の基板と第 2 の基板とを熱圧着することにより、第 1 の基板と第 2 の基板とを積層する工程とを備える。

【選択図】 図 3

特願 2 0 0 1 - 3 0 4 7 4 5

出 願 人 履 歴 情 報

識別番号 [ 0 0 0 0 0 3 0 7 8 ]

1. 変更年月日	2 0 0 1 年 7 月 2 日
[変更理由]	住所変更
住 所	東京都港区芝浦一丁目 1 番 1 号
氏 名	株式会社東芝